
ガラス基板上に 3MHz動作のMPUを形成

「システム液晶」の将来性を確認

李 副烈,久保田 靖 シャーブ モバイル液晶事業本部 システム液晶素 今井 繁規 シャープ IC専業本部 システムLSI事業化推進

加藤 清,黒川 義元,小山 潤



シャープと半導体エネルギー研究所は、ガラス基板の上に3MHzで動作する8ビット・マイクロプロセサ(MPU)を形成した。両社で共同開発した「CGシリコン」(Continuous Grain Silicon)技術を使う。CGシリコンは一般の低温多結晶Siに比べて、結晶粒が大きく境界が規則的であるという特徴を備える。電子移動度が200~300cm²/Vsと高いため、論理回路の高速動作が可能になる。将来は設計ルールの微細化によって動作周波数を20MHz~30MHzに引き上げ、グラフィックス・コントローラ回路などを集積することに目標を置く。液晶パネルに表示機能以外の付加価値を与えることで、これまで「面積売り」だったディスプレイ事業からの脱却を図るのが狙いた。

*Z80=米Zilog、Inc.が1976年に発売したCISC型8ビット・マイクロブロセサ。米Intel Corp.の[4004]を開発した嶋正利氏が設計を手掛けた。

ガラス基板の上に「Z80」†互換のCISC型8 ビット・マイクロプロセサを形成し、3MHz で動作させることに成功した(図1)"。Z80 を搭載するパソコンにこのマイクロプロセサ を実装し、正常にプログラムを実行できることも確認した(図2)。このマイクロプロセサ の製造には、シャープと半導体エネルギー研 究所が共同開発した「CGシリコン」(Continuous Grain Silicon)技術を利用した。2002年 秋から既に同技術を使って、液晶ドライバ回 路などを集積した「システム液晶」の量産を 始めている。今回の実証実験は、さらに複雑 かつ高速に動作する周辺回路を集積したシステム液晶の将来性を確かめるための試みと位 置付けている。

システム液晶は、ディスプレイ事業の在り 方を大きく変える可能性を秘めている。ユビ キタス・ネットワーク社会が到来することで、 情報通信を担う機器の主役が固定端末から、 携帯電話機やPDAなどの移動端末へ移るからだ。この結果、こうした機器を構成する各種の電子部品に対して、以前にも増して低消費電力や高信頼性などの要求が強くなっている。表示ディスプレイもその例外ではない。ネットワークを経由してやりとりされる解像度の高い静止画や動画を、高品位かつ低消費電力で表示する性能が求められている。

こうした動きは、ディスプレイ・メーカーにとって、単に液晶パネルの低コスト化を進めるだけでなく、付加価値を高めることが急務となっていることを示している。液晶ディスプレイ業界は、これまでの「面積売り」のビジネスから脱却し、「機能売り」のビジネスへと変貌を遂げなければならない。携帯型情報機器向けの事業においてこれを実現するのが、機器の小型化や低消費電力化を可能にす




図1 1万3000トランジスタを集積 13mm×13mmのガラス基板に約1万3000個のトランジスタを集積した。電源電圧が十5Vのときに3MHzで動作する。



図2 往年のパソコンで動作を確認 1979年にシャープが発売したZ80搭載パソコン「MZ-80C」に、開発したマイクロプロセ サを組み込んで動作を確認した。

るシステム液晶である。
は、地域では、はCGシリンフン技術がシステム液晶を実現するためのカギを握る技術であると認識している。、従来。TFT液晶パネルの製造で培っできたアモルファスSi技術の資産と融合することで、シンドラスがの高い反射型液晶パネルの実現が可能になる。こうとだ技術にようで、表示面積に価格が大きぐ支配される汎用の液晶パネルとの差異化を図りがかった。これで、地名。これでは多いでは多いではあった。

・ 前別で担当第一名の第一部のきごからではか 「第3世代士のシステム液晶を視野に

※システム液晶の進化は3つの世代に分かればると予測している。(表生)。かられまで広く製造されてきた液晶ディスプに不は温素モルステススらを使ったTFTから成る。これは領画素スポイッチと配線を配置した表示部のみをガラスが基板上に形成したものだ。これに対して我々が「第1世代性のシステム液晶と位置付けるのは、数年前から実用化が始まった低温多結にいる。これに対して我ない。


図3、CGシリコン技術で単結晶に近つける単結晶に近い電子移動度を達成し、論理回路の高速動作を可能にするために、CGシリコン (Continuous Grain Silicon) 技術を採用じた。 によらいコンは、一般的な低温多結晶Siに比べて結晶の粒径が大きく、さらにそろっているため、結晶の境界に規則性がある。このため200~300cm²/Vsと高い電子移動度が得られる。 表11システム液晶のロードマップ

企业 为是是	7.7		2002年	2003年	2005年
	LOG COALS		第1世代主义	第2世代	第3世代於於學影
薄膜ドラ	ンノスタ	沙開発目標	電子移動度の向上	製造バラつきの低減	チャネル長の短縮
		(電子移動)	賽 200cm²/Vs ☆	300cm ² /Vs ² TdCi-	400cm²/Vs
		設計ルー	U 3um zz przez	1.5um	0.8µm
配線	244	33101	為 AI配線	多層配線	低抵抗配線。
論理回路	の動作用波	n de la comp	3MHz	5MHz	20MHz~30MHz
集積する	回路 ()		かライバ・メモリ	,D-A変換器、增幅器	マイクロコンドロ
				タイミング発生器点	ーラ、DSP _{Xが} A
					وماهما أدفيا ليستني وأسسسا وسيعتونها

例えばガラス基板上に単純な構成の液 晶ドライバ。(高順次ドライグ)を集積する とができる。 「第2世代」で要求されるのは、デジタル インタフェース回路の集積である。PDAや携 帯電話機をはじめ、あらゆる機器で内部へ タフェースのデジタル化が進んでおり、近い 将来、液晶パネルにも必須の技術になる。 我々は既に、D-A変換回路やオペアシブなど から成るデジタル・ドライバ回路を集積した 液晶パネルを試作し、動作を確認している。 第2世代のシステム液晶の実用化に向けた技 術的な課題は、ほぼ克服したり。この結果を 基に、2003年度には第2世代の品種を製品化 する予定である。 ・「第3世代」のシステム液晶では、ドライグ 整理的特殊。如MIT--30MH: 它動件

電子が結晶粒子の境界を進むときに散乱が生じる。 1000年

結晶粒子少學科工士,到別次不安全的問題展



電子移動度 (cm²/Vs)

a 0.5~1.0: 1...*




図4 触媒で結晶の成 長を促す CGシリコン技術を使っ たTFTの製造工程。ガラス基板上に下地層を成膜 し、その上にアモルファ スSiを形成する。これに 金属触媒を加えること Si結晶の成長を促し て粒径を大きくする。こ うして得たCGシリコン を使ってTFTを形成する。

ピュータといった液晶パネルを搭載した画期 的な応用商品が、一気に実現できるとみてい る。

カードや、持ち運びに便利なシート状のコン


電子移動度を単結晶Siに近づける

第3世代のシステム液晶の実現には、これ まで液晶パネルの製造に使ってきたTFTの特 性向上と配線技術の改良、設計効率の向上が 不可欠である。このうちTFT特性の向上に は、論理回路を高速動作させるために電子移 動度の向上が必要となる。

従来の液晶パネルで利用したアモルファス Siでは、キャリヤ(電子)の移動度が0.5~1cm2 /Vsだったことから、数us~数十usで駆動す るスイッチを形成するのが限界であった。低な 温多結晶Siの採用によって、電子移動度を数 十~100数十cm²/Vsに高められるため、動作-周波数が数MHz程度で動く液晶ドライバの 集積が可能になった。しかし、従来の多結晶 Si技術では、それ以上の動作周波数の向上は 難しい。

CGシリコンでは、電子移動度を200~ 300cm²/Vsと、一般的な低温多結晶Siの2倍 以上に高められる(図3)。単結晶Siの電子移 動度が400cm²/Vsであることを考えると、か なり高い値といえる。CGシリコンの電子移 動度が一般的な低温多結晶Siよりも高いの は、結晶の粒径を大きく均一にできるため、 結晶の境界で生じる電子の散乱が少ないこと が理由である5~6)。

回路に加えて他の周辺回路を取り込んでい く。このためには、20MHz~30MHzで動作 する論理回路をガラス基板上に形成すること が必要最低条件であると考える。この動作周 波数を実現できれば、液晶コントローラ回路 や信号処理回路などを集積できるようになる からだ。ディスプレイを備えたクレジット・



(b) 断面図 配拉 ート電極 酸化膜 層間膜 CGシリコン 下地層 ガラス基板

図5 1.8µmのゲート長を実現 ゲート長が2.0μmのマスク・パターンを使って形成した (a)。実測したゲート 長は1.8μm。ゲート幅は8μmだった。配線にはAI系金属を使う (b)。

CGシリコンを使った論理回路の動作周波数を引き上げるための技術的なポインには、今後は微細化に移っていく。3umという現状の設計ルールは、最先端のLSIに比べて1ケタ以上遅れているからだ。3同時に、歩留まりを向上させるために、製造パラつきを抑える工夫も重要になって必る。

金属触媒で結晶粒の成長を促す。


280互換マイングロプロセサの試作目的は、 CGシリコン技術を使い比較的規模の大きな 論理回路を集積するごどの実現性と言現在の プロセス技術の実力を確認するごとである。 CGシリコンのプロセロ技術と、形成したトランジスタの特性とマイクロプロセサの設計 方法、試験結果についてそれぞれ順を追って 解説する。

マイクロプロセサを形成するガラス基板には、一般の液晶パネルで広く使われている米 Corning Inc.の「1737」を使った。この表面 にプラズマCVD法によって下地層を成膜した (図4)。その上に、同じくプラズマCVD法に よってアモルファスSiを成膜する。

このアモルファスSiに金属触媒を添加し、550℃で4時間の結晶化を行うことでCGシリコンを形成した。今回使ったガラス基板の融点である640℃に比べて、十分低い処理温度である。次にはしきい値を制御するためのチャネル・ドープを行う。

こうして得たCGシリコンの表面に、プラスマCVD法によってSiOz膜をゲート酸化膜として形成する。次に、スパッタリングによって、ゲート電極に用いる高融点金属の層を成膜する。ゲート電極は、フォトリングラフィとエッチングによってパターニングする。ソース・ドレイン領域の形成は、イオン注入法によって行い、その後、活性化処理およびゲッタリング処理によってチャネルにある触媒を取り除く。

最後に層間膜を形成し、コンタクト・ホー



アドレス・バス

表2 2種類のマイクロプロセサを試作

Section of the

Section 2


	1次設計	2次設計
開発期間	6カ月	3カ月
投計目標	過去の設計データの再利用	ゲート長の変更、TFTパラメータの最適化
製造プロセスデータングのない	3.0μm/ルールのCGシリコン	
テード東方が大学と表示 す	3µm	2μm
十5V動作時の最大動作周波数。	1.25MHz	3.0MHz

ろ、実際のTFTのゲート・チャネル長は 1.8μmだった。

マスク・パターン上のゲート幅が8µmのn 型TFTとp型TFTを用いて、電流特性を測定 高いオン電流が得られた。

した。(図6)。しきい値電圧は、n型TFTが 約十1V、p型TFTが約-1.5Vである。測定の 結果、電子移動度はn型TFTが約230cm²/Vs, p型TFTが約120cm²/Vsだった。一般的な低 温多結晶Siを使ったものに比べて、高い電子 移動度を備えたTFTを形成できたといえる。 また、n型TFTでは、ゲート電圧が十5V、ド レイン電圧が十1Vのときに約9.5μA/μm, p 型TFTでは、ゲート電圧が一5V、ドレイン電 圧が一1Vのときに約4.0uA/umと、いずれも 以上の実験結果から、CGシリコン技術を 使うことによって、電子移動度の高い多結晶 Siを得ることができ、マイクロプロセサのよ うに高速動作する回路をガラス基板上に集積

1次設計に使ったZ80のレイアウト図。既存のICで使ったレイアウト・




2段階に分けて設計

このトランジスタを使って、ガラス基板 上に280互換マイクロプロセサの形成を試 みた。Z80は、8ビット幅のデータ・バスと 16ビット幅のアドレス・バスを備える。回, 路規模は3000ゲート程度である(図7)。

マイクロプロセサの設計は、1次設計と2. 次設計の2段階に分けて行った(表2)。1次 設計では、CGシリコンを使ったマイクロ プロセサの動作を確認することに主眼を置 いた。このため、基本的には従来の設計資 産に手を加えず流用した。2次設計では、 CGシリコン技術でどの程度の動作周波数 が実現できるかを見極めるため、TFTのパ ラメータを最適化した。

まず1次設計では, 2.5μmルールのIC向 けに設計されたレイアウト・データを、今 回用いた3µmルールに合わせてスケーリン グした。スケーリングは、配線幅だけでな くゲート幅についても同じ比率で行った。 レイアウトには、従来のICで使っていたス タンダード・セルやレジスタ・ファイル, PLA (programmable logic array) などのレ イアウト・パターンをそのまま用いた(図 8)。CGシリコンでは、結晶化の主な手段 がレーザ・アニーリングではなく熱アニー リングであるため、電子移動度の方向依存 性がない。このため、ICのパターンをその まま流用することができる。

次に2次設計では、1次設計のデータを基 にゲート長を3μmから2μmに微細化するこ とで、高速化を図った。さらに、レイアウ ト後のデータから配線の寄生容量を計算 し、これを基にTFTの寸法を最適化した。 具体的には、寄生容量を考慮したシミュレ ーションを行って、クリティカル・パスに なっている部分の寸法を調整することで、



遅延時間を短縮した。一連の設計ツールには、一般的なLSIの設計に用いられるものと同じものを使った。シミュレーションのモデルに使うパラメータだけをTFTに合わせた。

WHITE SHEET STATES

6個のMPUを集積

* 1次設計と2次設計のマイクロプロセサは、 どちらも実際に試作した。試作する際には、 ガラス基板上にマイクロプロセサだけでなく、 液晶パネルも形成し、それぞれが同一プロセ スによって製造できることを確認した。

Z80の電源電圧は十5Vと、液晶パネルで用いられる+12V~+16Vに比べて低い。このため今回の試作では、パネル用のTFTを高耐圧のLDD (lightly doped drain) 構造で形成

レーマイクロプロセサ用のTFTは一般的なシングルードレイン構造で形成した。具体的には12.5cm×12.5cmのガラス基板上に、デジタル・インタフェニスを備える2.2インチ型の液晶パネルと6個のマイクロプロセサを集積した。

完成したマイクロプロセサの動作確認は、ICテスタを使った検証と、実際のコンピュータを使った検証の2つの方法で行った。ICテスタを使った検証には、約1万命令から成るテスト・パターンを使用した。この結果、1次設計品、2次設計品共に正常に動作することを確認できた。

電源電圧が+5Vのときの最大動作周波数は、それぞれ平均で1.25MHzと3.0MHzであ

図9 動作周波数のバラつきは土8%以内に 1次設計試作品の電源電圧と最大動作速度の関係 をプロットした。10個のチップを測定したところ、 動作周波数のバラつきは土8%以内に収まった。

and the state of t





図10 3MHz動作を確認 2次設計品を動作検証した結果(Shmoo plot)。 な源理圧が十5Vのときに、3.0 MHz以上で動作 することを確認した。図中「P」で示したもの は試験にバスしたこと、「・」で示したものはパ スしなかったことを示す。



り、ほぼシミュレーション通りの良好な結果 を得た。10個の1次設計品で電源電圧と最大 動作周波数の関係を測定したところ、同じ電 源電圧における最大動作周波数の平均値から のバラつきは、土8%以内に収まることが分 かった (図9)。また、2次設計品の動作の測 定結果から、電源電圧が十5Vのときに3.0 MHz以上で動作することを確認できた(図10)。 この結果は、TFTの寸法を最適化することに よって動作周波数を約2倍に高められたこと を意味する。

最後の検証として、2次設計品をシャープ 製のパソコン「MZ-80C」のマイクロプロセ サと置き換えて動作させた。具体的には,2 次設計品に液晶パネル用のフレキシブル基板 を接続し、MZ-80Cのマイクロプロセサが実 装してあった40端子のコネクタに接続した (図11)。実際に当時のパソコン向けに作られ たゲーム・ソフトウエアなどを動作させたと ころ、試作した2次設計品が通常のマイクロ プロセサと完全互換で動作することを確認で きた。

微細化が次なる課題に

今回、我々はCGシリコン技術を使って、 ガラス基板上に280互換の8ビット・マイクロ プロセサを形成し、3MHzで動作させること に成功した。液晶パネルにグラフィックス・ コントローラ回路などを集積した第3世代の システム液晶の実現に向けて、一歩前進した といえる。

ただし、解決しなければならない課題はま だ残されている。20MHz~30MHzの動作周 波数を実現するためには、まず、微細化を進 めることが最重要課題となる。このために、 ステッパの位置決め誤差を低減するといった 製造装置の工夫だけでなく、回路設計上の工・ 夫も施さなければならない。例えば電圧のス ケーリングである。一般に、微細化を進める。 と電源電圧を下げる必要が生じるが、液晶を 駆動するために比較的高い電圧も同時に供給 しなければならない。システム液晶全体の電 源電圧を低減するには、例えば低い電圧でも 駆動できる液晶材料の開発が必要になるだろ う。また、高い電圧に耐えられる回路構成もで 重要になる。

次に、ガラス基板上の配線についても工夫 が必要になる。LSIと異なりシステム液晶に は、一定の面積を保たなければならない表示 部があるため、微細化に伴って基板全体を縮 小することができないからである。配線が長 くなることによって、配線間のカップリング 容量や配線抵抗による信号遅延などが顕著に なる。層間膜に低誘電率の材料を導入した り、比抵抗の小さな配線材料を採用するとい った解決策が考えられる。また、より複雑な 論理回路を集積するには、多層配線技術の導 入も不可欠になる。




図11 既存の基板 に宝装 [MZ-80Clのメイ ン・ボードに実装した マイクロプロセサの拡 大写真。チップに液晶 パネル用のフレキシブ ル基板を取り付け、本 来「Z80」を実装して いたのと同じ40端子の ソケットに接続した。

1) B. Lee et al., ISSCC2003 Digest (開版 存定) 2) Washio, H., et al., "TFT LCDs with Monolithic Multi Drivers for High Performance Video and Low Power Text Modes." SID 01 Digest. pp. 276-279, 2001.

Maeda, K., et al., "Multi Resolution for Low Power Mobile AMLCD." SID 02 Digest., pp. 794–797, 2002.

4) Cairns, G., Dachs, C., Brownlow, M., Kubota, Y. Washio II., Hijikigawa, M., "Multi Format Digital Display with Content Driven Display Format". SID 01 Digest, pp. 102-105, 2001.

5) Sakamoto, H., et al. "2.6 inch HDTV Panel Using CG

Silicon." SIII no Digest pp. 1190-1193 - 2000.
Makita, N., et al., "CG Silicon TFT Fabrication for 2.6 inch HDTV Panel," AM LCD2000 Digest, pp. 37-40. 2000.

M

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)